世界最大的晶圆代工厂台积电（TSMC）本周在欧洲开放创新平台（OIP）论坛上宣布，电子设计自动化（EDA）工具和第三方IP模块已为台积电性能增强型的N2P和N2X制程技术（2纳米级）做好准备。这意味着各种芯片设计厂商现在可以基于台积电第二代2nm级生产节点开发芯片，从而利用GAA晶体管架构和低电阻电容器的优势。
目前，Cadence和Synopsys的所有主要工具以及Siemens EDA和Ansys的仿真和电迁移工具，都已为台积电的N2P制造工艺做好准备。这些程序已经通过N2P工艺开发套件（PDK）版本0.9的认证，由于该工艺预计将于2026年下半年投入大规模生产，因此该版本PDK被认为足够成熟。
此外，第三方IP，包括标准单元、GPIO、SRAM编译器、ROM编译器、内存接口、SerDes和UCIe产品，现在可以从各种供应商以预硅设计套件的形式获得，这些供应商包括台积电本身、Alphawave、ABI、Cadence、Synopsys、M31和Silicon Creations。
据悉，台积电N2系列工艺技术相较于其前代的主要增强之处在于纳米片全栅极（GAA）晶体管和超高性能金属-绝缘体-金属（SHPMIM）电容。纳米片GAA晶体管的优势是可以通过调整通道宽度来定制高性能或低泄漏操作，SHPMIM电容则可以增强电源稳定性并促进片上解耦。据台积电称，SHPMIM电容的容量密度是其前代的两倍以上，同时还将Rs方块电阻（欧姆/方块）降低了50%，而Rc通孔电阻也降低了50%。
与第一代N2工艺相比，N2P会有额外的改进：功耗降低5%-10%（在相同频率和晶体管数量下）或性能提高5%-10%（在相同功耗和晶体管数量下）。而N2X会拥有比N2和N2P更高的FMAX电压，能够为数据中心CPU、GPU和专用ASIC提供更好的性能。在IP层面，N2P和N2X兼容，因此打算使用N2X的公司无需重新开发为N2P设计的任何东西。
去年，台积电在欧洲OIP论坛上表示，其N2工艺技术的生态系统正在发展，EDA工具和一些第三方IP已经通过了该合同芯片制造商的认证。在今年的OIP活动上，台积电宣布，主要供应商的所有EDA程序不仅通过了初代N2的认证，而且也通过了其改进版本N2P的认证，这是一个重要的里程碑。
虽然台积电的密切合作伙伴（拥有早期PDK和预生产EDA工具的合作伙伴）已经设计了使用台积电N2系列工艺技术（2nm级）制造的处理器（如苹果），但资源有限的小型芯片设计公司不得不等待台积电及其合作伙伴开发兼容的EDA程序和IP模块。现在这些用于N2P的工具已经以0.9v PDK形式提供，这表明N2P正按计划进行。
